

Cognome e Nome	
Matricola	
Data	3 Settembre 2007


Prova Scritta di Complementi di Elettronica II

3 Settembre 2007

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica ed il valore numerico dei risultati.

Il circuito illustrato in figura é realizzato con una tecnologia CMOS in cui: $\beta'_n=450\mu A/V^2$ e $\beta'_p=180\mu A/V^2$, ritardo caratteristico $t_{p0}=11ps$, *parasitic effort* dell'invertitore $p_{inv}=1.2$ e $C_{M1}=C_{ox}L_{MIN}^2+2C_{GS0}L_{MIN}=1.2fF$.

La **parte (a)** della figura mostra il circuito che realizza la somma dei due *bit* A e B e del *bit* di *carry-in* C_i . Tale circuito é costituito dal *gate* logico GC , che calcola il *carry-out* in forma negata $\overline{C_o}$, e dal *gate* logico GS , che invece calcola il *bit* di somma S . La **parte (b)** della figura mostra il circuito che realizza la somma di due parole a due *bit* (A_0, A_1) ed (B_0, B_1) sfruttando i *gate* GC e GS .



I *logical effort* valgono $g_{GC}(A)=g_{GC}(B)=4$, $g_{GC}(Ci)=2$ per il *gate* GC e $g_{GS}(A)=g_{GS}(B)=6$, $g_{GS}(Ci)=3$ per il *gate* GS . I *parasitic effort* valgono $P_{GC}=4p_{inv}$ e $P_{GS}=6p_{inv}$. Tutti gli n -MOSFET all'interno di uno stesso *gate* logico hanno il medesimo dimensionamento S_n e tutti i p -MOSFET il medesimo dimensionamento S_p . Tutti i *gate* devono avere tempi di salita e discesa simmetrici; tutti i *gate* GS hanno dimensionamento minimo $S_n=1$.

- 1) (10 Punti). Si calcolino S_n ed S_p del primo *gate* di tipo GC affinché la capacità $C_{GC0}(Ci)$ all'ingresso C_i risulti pari a $8.4fF$. Si determinino inoltre le capacità $C_{GS}(C_o)$, $C_{GS}(C_i)$ agli ingressi C_o e C_i del *gate* GS . Si esprima il ritardo del *bit* di *carry* fino al nodo di uscita $C1$ in funzione delle capacità **nota** $C_{GS}(C_o)$, $C_{GS}(C_i)$ agli ingressi C_o e C_i dei *gate* GS , della capacità in uscita C_W e della capacità **non nota** $C_{GC1}(C_i)$ del secondo *gate* GC .

- 2) (10 Punti). In base all'espressione per il ritardo del *bit* di *carry* ricavata al punto precedente, si determinino i dimensionamenti $S_n(GC1)$ ed $S_p(GC1)$ del secondo *gate* GC che minimizzano il ritardo stesso e si valuti il valore numerico del ritardo minimo per $C_W=29.4fF$.
Sulla base di tale dimensionamento si calcoli quindi il *branching effort* b_X al nodo X .

- 3) (6 Punti). Si supponga adesso di sfruttare i *gate* GC e GS per realizzare la somma di due parole a quattro *bit* (A_0, A_1, A_2, A_3) e (B_0, B_1, B_2, B_3) . Supponendo che il *branching effort* sia in tutti gli stadi pari al valore b_X calcolato al punto precedente, si dimensioni il circuito per minimizzare il ritardo e si calcoli il ritardo minimo.

Il dimensionamento può essere espresso in termini delle capacità $C_{GC1}(C_i)$, $C_{GC2}(C_i)$, $C_{GC3}(C_i)$ dei tre *gate* di tipo GC .